• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:

    公开号:WO1985001365A1
    申请号:PCT/JP1984/000444
    申请日:1984-09-13
    公开日:1985-03-28
    发明作者:Mitsuo Kurakake；Takashi Yamauchi；Jiro Kinoshita
    申请人:Fanuc Ltd；
    IPC主号:G05B19-00
    专利说明:
    [0001] 明 細 書
    [0002] 数 値 制 御 装 置
    [0003] 技 術 分 野
    [0004] 本発明は単一のメ ィ ンプロセッサと複数のサブブロセフサとを備 えた数値制御装置に関するものである。
    [0005] 背 景 技 術
    [0006] 一般に数値制御装置は、 制御対象群毎に割当てられた複数のサブ プロセッサとこれら各サブプロセッサの連係動作等を制御する単— のメ イ ンプロセッサとを備えている。 従来、 この種の数値制御装置 でば、 メ ィ ンプロセッサと各サブプロセッサとの間のデータの授受 のみが許容され、 各サブプロセッサ相互間の直接のデータ授受は許 容されていなかった。 即ち、 各サブプロセッサはメ イ ンプロセ ッサ を介して間接的にデータ授受を行なっていた。
    [0007] しかしながら、 このような従来装置ではサブプロセ ッサ相互間の データ授受に時間がかかるため、 制御速度や精度が低下する問題点 があった。 例えば、 各サブプロセ ッサの制御対象であるモータ等を 同期運転させる場合、 各サブプロセッサがモータの回転角度や速度 に関するデータを枏耳に授受する必要があるが、 このデータ授受を メ ィ ンプロセッサ経由で間接的に行なっていたため時間がかかり、 制御速度や精度の低下を招く 問題があった。
    [0008] 発 明 の 開 示
    [0009] 本発明は上記従来の問題点に鑑みてなされたものであり、 その目 的は、 サブプロセッサ相互間の髙速のデータ授受を可能とする数値 制御装置を提供することにある。
    [0010] 本発明は上記目的を達成するため、 メ イ ンプロセッサ及び各サブ ブロセッサ間のデータ授受に加えて各サブブロセ ッサ相互間に直接 データの授受を許容する手段を設けたものである。
    [0011] 図面の簡単な説明
    [0012] 第 1図は本発明の実施例のブロ ック線図、 第 2図ばバスァービタ の構成例を示すプロ ック線図である。
    [0013] 発明を実施するための最良の形慈
    [0014] 第 1図は本発明の実施例のブロ ッ ク線図であり、 10はメ イ ンプロ セフサ、 20 ,30 はそれぞれサブプロセッサ、 40はシステムバス、 50 はバスアービタである。 メ ィ ンプロセッサ 10及び各サブプ口セッサ 20,30 のそれぞれに於いて 11, 21， 31ば C P U、 12, 22, 32は R 0 M、 13,23,33は1¾八 ^1、 14, 24， 34はバスバッ ファ、 15, 25， 35はバスバツ ファ制御回路、 16, 26,36は内部バス、 17, 27,37はバス切換え回路で ある。
    [0015] 各プロセッサ 10， 20, 30内の C P U 11,21, 31は相手方のプロセッサ の R A Mに対してデータの読取り或いは害込みを行なう必要が生じ ると、 それぞれバスバッファ制御回路 15,25, 35及びバス使用要求線 51，52，53を介してバスアービタ 50にシステムバス 40の使用要求を発 する。 尙、 この場合、 各プロセッサ 10， 20,30はシステムバス 40の使 用要求を使用要求線 51, 52, 53に出力する信号を " 1 a とすることに よりバスアービタ 50に通知するものである。
    [0016] バスアービタ 50は各プロセッサからの競合するシステムバス使用 要求を所定の S先嚼位に従って処理し、 バス使用許可線 54, 55， 56を 介して各バスバッファ制御回路 15, 25, 35の内の何れか 1つに使用許 可を与える。 、 パスアービタ 50はシステムバス 40の使用許可をバ ス使用許可線 54, 55, 56に出力する信号を " 1 β とすることにより各 バスバッファ制御回路 15， 25, 35に通知す-るものである。
    [0017] このような、 処理を行なうバスァービタ 50は例えば第 2図に示す
    [0018] O PI 構成を有するものであり、 同図に於いて 1 はラッチ回路、 2 はブラ 'ィオリティエンコーダ、 3 はデコーダ、 4 はコ ン ト ローラ、 ORはォ ァゲー ト、 AND1 AND3はアン ドゲー ト、 I N1 I N3 はィ ンバータで ある。 涌、 ラ ッチ回路 1 はコ ン ト ローラ 4の出力信号 aが " 1 " の 時、 バス使用要求線 51 53を介して加えられる信号をラ ツチするも のであり、 信号 aが " 0 " の時はバス使用要求線 51 53を介して加 えられる信号をプライオリティ エンコーダに加えるものである。 ま た、 プライオリ ティ エンコーダ 2 はラ ッチ回路 1 にラ ッチされてい るデータをエンコー ドしてデコーダ 3 に加えると共に、 バス使用要 求線 51 53及びラッチ回路 1 を介して加えられる信号の内の少なく とも何れかが " 1 a となった場合、 その出力信号 bを 11 1 " とする ものである。 また、 デコーダ 3 はブライオリティ エンコーダ 2から のデータをデコー ドしてバス使用許可線 54 56にバス使用許可信号 を出力すると共に、 コ ン ト ローラ 4から加えられる ί言号 cが " 1 " となった場合、 バス使用許可線 54 56に出力する信号を全て " 0 Β にするものである。 また、 コ ン トローラ 4はプライオリ ティ エンコ ーダ 2の出力信号 が " 1 a となったことを検出するとラ ッチ画路 1 に加える信号 aを " 1 とし、 またオアゲー ト ORの出力信号 d が " 1 a となったことを検出すると、 信号 aを " 0 " とすると共にォ ァゲー ト ORの出力信号 dが " 1 " の間、 その出力信号 cを " 1 " と するものである。
    [0019] 従って、 バス使用要求線 51 53上の信号が全て " 0 B である状慈 (システムバス 40の使用要求の無い伏憨） から何れかが " 1 a とな ると （システムバス 40の使用要求が発生した状態） 、 ί言号 b , aが 順次 " 1 " となってラ ッチ回路 1 にバス使用要求線 51 53上の信号 が'ラ ッチされ、 デコーダ 3 より ラ ッチ回路 1 にラ ッチされたデータ
    [0020] OMPI
    [0021] WIPO ¾ に対応した信号がバス使用許可線 〜 56に出力される。 、 プライ オリティ エ ンコーダ 2及びデコーダ 3 は複数のプ口セッサ 10 , 20 , 30 からのシステムバス 40の使用要求が競合した場合、 最も優先頓位の 髙ぃプ口セッサのみにバス使用許可僂号を加えるよう構成されてい るものである。
    [0022] • そして、 バスァービダ 50からバス使用許可信号を受けたプロセ フ サの C P Uは、 システムバス 40及び相手方のバス切換え画路を介し て相手方の R A Mからデータを読取り、 またはデータを書込む。
    [0023] また、 システムバス 40を使用していたプロセッサ （例えばブロセ ッサ 30とする） がその使用搔を放棄し、 バス使用要求線 53上の信号 を " 0 n とすると、 ア ン ドゲー ト AfiD3の出力信号が " 1 " となり、 コ ン ト ロー ラ 4に加えられる信号 dが " 1 " となる。 これにより、 コ ン ト ローラ 4はその出力信号 aを κ (Γ " としてバス使用要求镍 51 〜 53上の信号がブライオリ ティ エ ンコーダ 2に加えられるようにす ると共にその出力信号 cを α 1 s としてデコーダ 3 の出力信号を全 て " 0 " にし、 バスァ一ビタ 50を初期伏態にする。
    [0024] 以上説明したように、 本発明はメ イ ンプロセッサ及び各サブプロ セッサ間のデータ授受に加えて各サブブロセ フサ柜互間に直接 -デ一. タの授受を許容するバスァービタ 50等の手段を備えるように構成さ れているものであるから、 サブプロセッサ相互間で直接高速のデー タ授受が可能となり、 制御速度や精度を向上できる利点がある。
    权利要求:
    Claims
    讃 求 の 範 囲 単一のメ ィ ンプロセッサと複数のサブプロ ^ツサとを備えた数値 制御装置に於いて、
    前記メ ィ ンブロセッサ及び前記各サブブロセッサ間並びに前記各 サブプロセッサ相互間に直接データの授受を許容する手段を儋えた ことを特徴とする数値制御装置。
    类似技术:
    公开号 | 公开日 | 专利标题
    US3997896A|1976-12-14|Data processing system providing split bus cycle operation
    EP0288636B1|1994-02-16|Network communications adapter
    US4428044A|1984-01-24|Peripheral unit controller
    CA1227879A|1987-10-06|Buffer system for input/output portion of digitaldata processing system
    US4030075A|1977-06-14|Data processing system having distributed priority network
    US5375215A|1994-12-20|Multiprocessor system having shared memory divided into a plurality of banks with access queues corresponding to each bank
    US4969120A|1990-11-06|Data processing system for time shared access to a time slotted bus
    CA2050129C|1996-05-14|Dynamic bus arbitration with grant sharing each cycle
    US5301279A|1994-04-05|Apparatus for conditioning priority arbitration
    US4205373A|1980-05-27|System and method for accessing memory connected to different bus and requesting subsystem
    US3993981A|1976-11-23|Apparatus for processing data transfer requests in a data processing system
    US4001790A|1977-01-04|Modularly addressable units coupled in a data processing system over a common bus
    US4050097A|1977-09-20|Synchronization technique for data transfers over an asynchronous common bus network coupling data processing apparatus
    CA1183272A|1985-02-26|Synchronous data bus with automatically variable data rate
    DE2755897C2|1989-03-30|
    US4443846A|1984-04-17|Dual port exchange memory between multiple microprocessors
    EP0772832B1|1998-04-15|Arbitrierung bei verzögernder buskopplung
    US4631670A|1986-12-23|Interrupt level sharing
    US4237534A|1980-12-02|Bus arbiter
    US4451881A|1984-05-29|Data processing system bus for multiple independent users
    US4604500A|1986-08-05|Multiprocessing interrupt arrangement
    US4458313A|1984-07-03|Memory access control system
    US4818985A|1989-04-04|Bus arbitration network capable of quickly carrying out arbitration among bus masters
    US5497501A|1996-03-05|DMA controller using a predetermined number of transfers per request
    US5455915A|1995-10-03|Computer system with bridge circuitry having input/output multiplexers and third direct unidirectional path for data transfer between buses operating at different rates
    同族专利:
    公开号 | 公开日
    EP0156921A1|1985-10-09|
    JPS6063609A|1985-04-12|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    JPS4967543A|1972-11-02|1974-07-01|||
    JPS5717014A|1980-07-07|1982-01-28|Fanuc Ltd|Numerical controller|EP0189757A1|1985-01-22|1986-08-06|Siemens Aktiengesellschaft|Steuerungseinrichtung für eine mehrachsige Werkzeugmaschine|JPS5758690B2|1978-05-19|1982-12-10|Oki Electric Ind Co Ltd||JPH0766285B2|1986-03-14|1995-07-19|フアナツク株式会社|ロボツトア−ムの制御装置|
    JPS62212812A|1986-03-14|1987-09-18|Fanuc Ltd|Control device for robot arm|
    US4744218A|1986-04-08|1988-05-17|Edwards Thomas L|Power transmission|
    JPS62237503A|1986-04-08|1987-10-17|Yokogawa Electric Corp|Servo controller|
    JPS63181005A|1987-01-23|1988-07-26|Fanuc Ltd|Parallel processing method for numerical controller|
    US5166872A|1989-07-17|1992-11-24|Ability Technologies Corporation|System and method for controlling devices through communication processors and pluralities of address-associated device controllers sharing each communication processor|
    WO1991001520A1|1989-07-17|1991-02-07|Ability Technologies Corporation|System and method for controlling devices|
    EP0476175A1|1990-09-20|1992-03-25|Siemens Aktiengesellschaft|Einrichtung zum Betrieb eines Mehrprozessorsystems, insbesondere einer numerischen Steuerung|
    DE69316559T2|1992-12-03|1998-09-10|Advanced Micro Devices Inc|Servoregelkreissteuerung|
    FR2704077B1|1993-04-13|1995-06-02|Armand Audrand|Commande numérique à contrôle d'axes par programmes différentiels.|
    EP0640929A3|1993-08-30|1995-11-29|Advanced Micro Devices Inc|Inter-processor communication via post office RAM.|
    JPH1039906A|1996-05-10|1998-02-13|Canon Inc|ラインの制御方法とその装置及びラインシステム|
    DE19708985C1|1997-03-05|1998-10-08|Siemens Ag|Verfahren und Vorrichtung zur Aufrechterhaltung eines winkelgenauen Gleichlaufs einzelner vernetzter Antriebe eines dezentralen Antriebssystems|
    法律状态:
    1985-03-28| AK| Designated states|Designated state(s): US |
    1985-03-28| AL| Designated countries for regional patents|Designated state(s): DE FR GB |
    1985-04-22| WWE| Wipo information: entry into national phase|Ref document number: 1984903450 Country of ref document: EP |
    1985-10-09| WWP| Wipo information: published in national office|Ref document number: 1984903450 Country of ref document: EP |
    1987-09-07| WWW| Wipo information: withdrawn in national office|Ref document number: 1984903450 Country of ref document: EP |
    优先权:
    申请号 | 申请日 | 专利标题
    [返回顶部]